EDA芯片翻译

一、内部资源介绍：

Stratix®II系列包含一个二维的行和列, 架构来实现自定义的逻辑。一系列的列和行 连接不同的长度和速度提供了信号连接线块之间逻辑阵列(实验室),内存块结构(M512内存, M4K RAM和m RAM块)和数字信号处理(DSP) 块。每个实验室由八个自适应逻辑模块(施舍)。ALM是设备的Stratix II家庭的基本构建块逻辑提供高效的实现逻辑功能的用户。实验室被分组到行和列在设备。M512内存块是简单的双端口内存块与512位加上奇偶校验(576位)。这些模块提供专用的简单双端口或单端口内存到18位宽高达500 MHz。M512块分为列在设备在特定的实验室之间。M4K RAM提单m ram模块是真正的双端口内存块在512 k位加上奇偶校验(589824位)。这些模块提供专用的真正的双端口, 简单的双端口,或单端口内存144 -位宽达420 MHz。几米内存块分别坐落在设备的逻辑阵列。DSP模块可以实现起来要么8×9位不能9乘数,四18×18位的不能,或者一个乘数36×36位不能添加或减去特性的乘数。这个DSP模块支持q1 15格式舍入和饱和的乘法器和蓄电池阶段。这些模块还包含转变寄存器对数字信号处理的应用程序,包括有限脉冲响应(FIR)和无限脉冲响应(IIR)过滤器。dsp块被分组到列在设备和运行了450 MHz。

二、I/O口说明：

Stratix II的机构提供了许多特性,包括:

■专用微分和单端I / O缓冲区 ■3.3 v,64位,66 - mhz PCI遵从性

■3.3 v,64位,133 - mhz pci - x 1.0合规

■联合测试行动小组(JTAG)边界测试(BST)支持

■芯片上的司机系列终止 ■芯片上的并行端接 ■芯片上的终止微分标准 ■可编程牵引在配置 ■输出驱动强度控制 ■三态缓冲器 ■总线保持电路 ■可编程上拉电阻 ■可编程输入和输出延迟 ■是开漏输出

■DQ和DQS I / O别针 ■双数据率(DDR)寄存器

埃克斯波特学院在Stratix II设备包含一个双向I / O缓冲区,6 寄存器和一个门闩,一个完整的嵌入式双向单数据率或DDR转移。图2 46显示了第二Stratix埃克斯波特学院结构。这个埃克斯波特学院包含两个输入寄存器(加上一个门闩),两个输出寄存器, 两个允许输出寄存器。设计可以使用两个输入寄存器和这个门闩来捕获输入和两个输出寄存器DDR开车DDR输出。此外,该设计可以使用允许输出(OE)寄存器快速时钟输出启用时间。消极的边缘定时OE寄存器是用于DDR SDRAM接口。这个第四的II软件自动复制单个OE寄存器控制多个输出或双向针。

第1页下一页