1553B-ARINC429总线转换器设计

1553B-ARINC429总线转换器设计

维普资讯 http://doc.xuehai.net

3 4

航空兵器

19 9 8年第 4期

( )转换器实时响应发控计算机的数据 4

分电路的工作，用软件完成总线数据的转并 换。转换器的逻辑框图如图 2所示。 8C 9K 0 16 B是功能强大的单片微处理器，

请求，并行/从串

行接 I接收或发送数据。 S l 2 2转换器的逻辑设计 . 2..转换器逻辑组成和框图 21由于 15 B总线标准和 A IC 2 53 R N 4 9总线标准差异较大，设计中采用了 I' L公司的 Nr E 8C9 K 0 16 B微控制器控制和协调转换器各部

内置有 R M、中断控制器、看门狗定时器、 A 计时器、并行口和串行口等逻辑单元，太大 减少了外围器件数目。它是转换器的核心。 B 1 8是 D) U6 0 5 I C公司设计生产的先进的

圈 2转换器硬件逻辑框图

15 B协议芯片除了具有存贮器全局双缓 53

C U能够实时响应各个数据总线或端口的处 P 理请求。紧急任务被赋予高优先级，以剥可夺低优先级的中断任务从而得到优先服 务。

冲机制外，在作为 R T时， 18能以单消 650还 息、双缓冲、循环缓冲等方式管理存贮器， 这对于解决转换器的数据缓冲问题极为有 利。

()15 B总线和 A IC2 2 53 RN 49总线在传输速率上极不匹配：前者的传输速率为 Ib s M/,

在中规模的 E L中集成了模块中所有 PD工作电路的逻辑控制信号，其中包括： 8C 9K 0 16 B周边电路、译码电路、B 650控 U 18制逻辑、H 38制逻辑、等待电路以及与 S22控发控计算机握手信号。其中的时序控制信号根据需要分别与 8C 9K 0 16 B的时钟信号或 B 650的时钟信号进行同步。设计中， U 18 EL P D中的控制逻辑采甩了 V D H L语言进行行为和结构描述并综合实现。 22 2转换器工作机制的设计 .. 设计中采用了优先级中断驱动的工作模式， U 18、H 3 8、并行口和串行接口均 B 6 5 0 S 22

而后者的最高传输速率仅为 10 b s oK/采用中断方式可以太大降低慢速设备对较高速设 备造成的处理延迟。 15 B总线消息接收、4 9总线数据接 53 2收、 2 4 9总线数据发送完成、并行口数据接

收以及串行口收发结束等事件均能产生中断请求， 0 9K 8C16 B将根据中断向量转入中断 服务程序。其中，对于 15 B总线产生的中 53

断，在中断服务程序中

读取 B 650的中需 U 18断状态寄存器以决定该中断的具体含义。 需要说明的是，硬件设计中考虑到软在

可作为中断源。采用中断机制是出白以下考 虑：

件编程的灵活性，所有中断信号的状态均可 通过查询方式获知。

()来自 15 B总线、 2 1 53 4 9总线和发控计

23转换器的软件设计 . 转换器上的驻留软件由常规事务程序、

算机的数据均是随机的。中断机制可以使得

上一页第2页下一页