超声芯片

发射电路中，PIN、NIN、DMP连接到FPGA的端口。PIN用于控制发射电路产生正高压脉冲，高电平有效。当该端口的输出高电平送给MD1822，MD1822配对的输出端经过10μF的电容，驱动TC6320里的MOSFET管，输出正极高电压经过二极管隔离，输出给超声换能器。PIN端口的触发过程与NIN一致，产生的电压是负极。脉冲的发射时间和脉冲频率由FPGA控制。为了满足控制高频脉冲发射，发射电路的FPGA工作时钟频率为200MHz。 本设计回波信号经过两级放大，第一级放大是进行低噪声放大，选用泰科电子有限公司（Texas Instruments 公司）的低噪声放大器SMA231. 。SMA231 是可级联放大器，能够放大10~250 MHz 的信号，其最小信号增益为26 dB，增益平坦度能达到±0.2 dB，而噪声系数最大只有1.7 dB。因此SMA231 非常适合作为放大电路的前置放大器。第二级放大是增益放大，采用的是Texas Instruments公司的宽带全差分放大器THS4509. THS4509带宽为1900MHz，专为5v的数据采集系统设计。在信号大于10MHz时，它的噪声密度也只有1.9 nV（根号）Hz，当信号频率为100 MHz，增益为10 dB，输出VPP（电压峰峰值）为2V 接1KΩ 负载时，二阶谐波失真低至﹣75 dBc，三阶谐波失真低至﹣80 dBc。。另外，THS4509 的最小增益为6dB，电压转换速率高达6600 V/μs，而2V 阶跃信号输入的建立时间只有2ns（误差1%），因此非常适合脉冲信号的放大应用。THS4509还可以用于放大单端输入信号并转化为查分信号输出，查分信号能有效抑制共模干扰，极大的提高放大器信噪比。

通常高频超声信号的频率范围在20MHz到80MHz之间，因此超声回波信号进过放大处理后还要经过一个专门的低通模拟滤波器对其进行抗混叠滤波处理，用来去除高频噪声。本设计使用MINI-CIRCUITS公司的PLR-83+专用滤波器，PLR-83+截止频率是93MHz,插入损耗不超过3dB，平均输入功率0.5W，不会影响有用信号。

需要考虑到精度、分辨率、需要的速度、控制性质、输出形式以及输入电平等因素。作为模拟信号处理的最后一步，转换器的性能直接影响到后续数字信号处理的好坏，甚至会对成像造成难以修复的后果。

综合考虑，系统中使用的是Texas Instruments公司的AD9230芯片作为模数转换器。该芯片的精度为12位.

经过ADC转换后的数字信号，采用低压差分信号总线的传递方式送到控制芯片内。高速A/D转换芯片AD9230的最高采样速率达到250MSPS，带宽最高为900MHz。考虑到实验使用的超声换能器中心频率是40MHz，根据奈奎斯特定理，采样速率至少要大于被采样信号频率的两倍才能复原被采样信号，因此，AD9230的采样速率满足要求，对回波信号的采样不会失真。为了使得芯片运行的稳定性，系统方案设置AD9230芯片的采样频率为160MHz/s，并以此频率作为FPGA的系统工作频率。该芯片使用1.8V的单电源供电，在最大运行250MHz时功耗为425mW。可以采样的差分输入信号的最大电压为1.25V，也可以设置成±1V的采样电压范围来满足交流电形式的超声回波信号。在70MHz及以上的采样速率下，该芯片的无杂散动态范围(SFDR)为82dBc；对于最高频率为70MHz的输入信号，该芯片可以提供65.5dBFs的信噪比，保证了对输入信号进行采样的同时，不会额外引入噪声。AD9230将模数转换后的回波信号通过低压差分信号(LVDS)总线传输，将得到的数字信号传输给FPGA，进行FPGA软件的数字信号处理。使用LVDS是ADC应用中提供高速数据输出同时将性能限制降到最低的一种新方法，低电压信号摆幅具有更短开关时间的固有优势，同时相邻的查分走线会抵消相互之间的电磁烦扰（EMI，Electromagnetic Interference），降低了设计中对EMI的考虑。AD9230芯片还提供数据始终输出，用于正确进行输出数据定时，本系统FPGA的工作时钟使用的便是AD9230的输出时钟。

本系统使用TI公司的CDCM61002始终发生器为AD9230提供时钟。该CDCM61002是一款高性能，超低抖动，完全集成的压控振荡器（VCO）时钟合成器，可以生成两个低抖动始终，支持低电压证射级耦合逻辑（LVPECL）、低电压差分信号（LVDS）、低压互补金属氧化

第1页下一页