利用VHDL设计乘法器.pdf

在计算机结构里加，减，乘，除是常被用到的运算，本文提出以非常高速积体电路硬体描述 语言(VHDL)来描述硬体，说明如何将两个运算元作相乘的运算。我们首先以无号数整数做 乘法运算来说明其原理，设计其电路结构。其实在 VHDL 程式中，我们更可以载入 STD_LOGIC_ARITH 与 STD_LOGIC_UNSIGNED 元件盒之后，直接进行乘法运算，既简单 又容易扩充。最后，我们将以 4-bit X 4-bit 的例子来做电路描述、电路合成、电路模拟并以 七段显示器将其结果显示出来。 关键字：非常高速积体电路硬体描述语言、电路描述、电路合成、电路模拟 Abstract We have known operation that perform addition, subtraction, multiplication, and division. In this paper we are presented primarily to describe hardware using by VHDL. We can explain how multiplication may be performed for two operand. Multiplication of unsigned numbers illustrates the main issues involved in the design of multiplier circuit. In fact, after the STD_LOGIC_ARITH and STD_LOGIC_UNSIGNED packages were added to the VHDL program, it became not only simple but also easy to extended. Next, consider a 4 x 4 example to circuit description, circuit synthesis, and circuit simulation by using VHDL. Finally, this approach can also be displayed by 7-segment. Keyword : VHDL , circuit description , circuit synthesis, circuit simulation 利用 VHDL 设计乘法器 一．简介

VHDL 是 Very High Speed Integrated Circuit Hardware Description Language 的英文缩写。 是一种快速的电路设计工具，功能涵盖了电路描述、电路合成、电路模拟等三大电路设计工 作。

VHDL 原来是由美国国防部于 70 年代开始研究发展的电路设计工具，并于 1987 年成为 IEEE 的一种标准语言。原先发展的目的是为了将电子电路的设计和其内部的含意，用文件 的方式储存起来，以便其他人能够轻易地了解电路的设计意义。这至少意味着两种重大的改 变：

● 设计电路可以透过文字描述的方式，完成设计工作。

● 电子电路也可以当作文件一样来储存。

从 VHDL 每年能够以超过 30%的速度快速成长便可以知道 VHDL 电路设计语言不但功能强 大，而且能够满足各个设计阶层的设计工作，从 ASIC 设计到 PCB 系统设计，都能够轻易 地达成设计工作者的需求。在产品更换快速的今天，VHDL 可以说是符合市场需求，VHDL 有以下之优点：

● 功能强大。

● 设计灵活。

● 有各种不同的描述风格。

● 可流通性与可携性。

本文将先就无号数整数乘法运算，以四位元乘四位元作解说。接着也可作有号数两运算元之 相乘；其次，载入 STD_LOGIC_ARITH 与 TD_LOGIC_UNSIGNED 元件盒之后，直接进行 乘法运算；并以七段显示器将其结果显示出来。 二．乘法器基本原理

兩个二进位数相乘如十进位数相乘一样。首先由右至左逐次检查乘数位元是否为 1，如 为 1，将被乘数做适当地移位至适当的位置；如为 0，将 0 放置适当位置。其次将所有移位

第1页下一页